《數(shù)字電路與數(shù)字邏輯》2023年春學(xué)期在線作業(yè)1題目
試卷總分:100 得分:100
一、單選題 (共 10 道試題,共 30 分)
1.555定時(shí)器電路是一種（）
A.單極型中規(guī)模集成電路
B.雙極型中規(guī)模集成電路
C.單極型大規(guī)模集成電路
D.雙極型大規(guī)模集成電路
2.用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將（）相應(yīng)地并聯(lián)在一起
A.地址線
B.數(shù)據(jù)線
C.片選信號(hào)線
D.讀/寫線
3.將十進(jìn)制數(shù)456.6875轉(zhuǎn)換為二進(jìn)制數(shù)是：()
A.111001000.1011
B.110001001.1011
C.100110111.0011
D.110011010.1101
4.時(shí)序邏輯電路必不可少的部分是()
A.存儲(chǔ)電路
B.組合電路#內(nèi)部電路
C.輸入端
5.典型的TTL與非門電路結(jié)構(gòu)由輸入級(jí)、倒相級(jí)、()三部分組成。
A.輸出級(jí)
B.高電極
C.低電極
6.從存儲(chǔ)功能來(lái)看ROM的結(jié)構(gòu)由（）。
A.地址譯碼器組成
B.只讀的存儲(chǔ)矩陣組成
C.指令譯碼器組成
D.地址譯碼器和只讀的存儲(chǔ)矩陣組成
7.在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)()。
A.置0
B.置1
C.置0或置1
8.隨機(jī)存儲(chǔ)器RAM中的內(nèi)容,當(dāng)電源斷掉后又接通,存儲(chǔ)器中的內(nèi)容()
A.全部改變
B.全部為0
C.不可預(yù)料
D.保持不變
9.PLSI器件的實(shí)現(xiàn)功能的核心部分是（）
A.通用邏輯塊（GLB）
B.總體布線池（GRP）
C.輸出布線池（ORP）
D.輸入輸出單元
10.所謂對(duì)偶規(guī)則，是指當(dāng)某個(gè)邏輯恒等式成立時(shí)，則其對(duì)偶式()。
A.不成立
B.可能成立
C.不確定
D.成立
二、多選題 (共 10 道試題,共 30 分)
11.今天的計(jì)算機(jī)主要應(yīng)用的數(shù)制系統(tǒng)（）。
A.十進(jìn)制
B.二進(jìn)制
C.八進(jìn)制
D.十六進(jìn)制
12.單穩(wěn)態(tài)觸發(fā)器具有()功能
A.定時(shí)
B.延時(shí)
C.整形
D.譯碼
13.當(dāng)溫度升高時(shí)，二極管的反向飽和電流將：（）。
A.增大
B.不變
C.減小
D.改變
14.PLSI的一般結(jié)構(gòu)主要有（）
A.通用邏輯塊（GLB）
B.總體布線池（GRP）
C.輸出布線池（ORP）
D.輸入輸出單元
E.時(shí)鐘分配網(wǎng)絡(luò)（CDN）
15.在應(yīng)用中，邏輯函數(shù)的表示方法有（）。
A.邏輯表達(dá)式
B.真值表
C.卡諾圖
16.施密特觸發(fā)器的特點(diǎn)是（）
A.有兩個(gè)穩(wěn)定狀態(tài)
B.有一個(gè)穩(wěn)定狀態(tài)
C.電路狀態(tài)的翻轉(zhuǎn)是用電位觸發(fā)
D.電路狀態(tài)的翻轉(zhuǎn)是用信號(hào)觸發(fā)
17.下列哪個(gè)芯片是不異或門（）。
A.74LS00
B.74LS 04
C.74LS74
D.74LS86
18.應(yīng)用邏輯門電路設(shè)計(jì)組合電路的步驟大致是：（）。
A.列出真值表
B.寫出邏輯表達(dá)式（或填寫卡諾圖）
C.邏輯化簡(jiǎn)和變換
D.畫出邏輯圖
19.選取化簡(jiǎn)后的乘積項(xiàng)。選取的原則是（）。
A.這些乘積項(xiàng)應(yīng)包含邏輯式中所有的最小項(xiàng)(應(yīng)復(fù)蓋卡諾圖中所有的1)。
B.所用的乘積項(xiàng)數(shù)目最少。也就是可合并的最小項(xiàng)組成的矩形組數(shù)目最少。
C.每個(gè)乘積項(xiàng)包含的因子最少。也就是每個(gè)可合并的最小項(xiàng)矩形組中應(yīng)包含盡量多的最小項(xiàng)。
20.TTL與門電路，多余輸入端可接（）。
A.VCC
B.與有信號(hào)輸入端并聯(lián)
C.懸空
三、判斷題 (共 20 道試題,共 40 分)
21.同步觸發(fā)器存在空翻現(xiàn)象,而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻
22.PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語(yǔ)言描述
23.“溢出”一般是指計(jì)算機(jī)在運(yùn)算過(guò)程中產(chǎn)生的數(shù)超過(guò)了機(jī)器的位的表示的范圍。
24.邏輯函數(shù)的表示方法中具有唯一性的是真值表，表達(dá)式 。
25.因?yàn)檫壿嫳磉_(dá)式A + B +AB=A+B+AB成立，所以A + B= A+B成立。
26.ISP Expert可以進(jìn)行功能仿真（Functional Simulation），但不可以進(jìn)行時(shí)序仿真
27.組合電路不含有記憶功能的器件
28.同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是工作速度高
29.環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在
30.同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器
31.若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。
32.邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。
33.A+BC=（A+B）（A+C）。
34.動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新,以防止電容上存儲(chǔ)的信息丟失
35.ADC0801~0805芯片具有三態(tài)輸出鎖存器，可以直接驅(qū)動(dòng)數(shù)據(jù)總線，因此可與微處理器進(jìn)行接口并且非常簡(jiǎn)單
36.余三碼為無(wú)權(quán)碼。
37.采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬tW。
38.二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。
39.只讀存儲(chǔ)器是一種只能讀出，不能寫入的存儲(chǔ)器
40.RAM能隨時(shí)讀出RAM中所存的內(nèi)容，又能隨時(shí)將新的內(nèi)容寫入RAM中
奧鵬，國(guó)開(kāi)，廣開(kāi)，電大在線，各省平臺(tái)，新疆一體化等平臺(tái)學(xué)習(xí)
詳情請(qǐng)咨詢QQ : 3230981406或微信:aopopenfd777
