福建師范大學(xué)2023年2月課程考試《EDA技術(shù)》作業(yè)考核試題【資料答案】

可做奧鵬全部院校在線離線作業(yè)畢業(yè)論文QQ:3230981406 微信:aopopenfd777

發(fā)布時(shí)間:2023-01-03 20:47:42來源:admin瀏覽: 0 次

《EDA技術(shù)》期末考試A卷

姓名:                     專業(yè):

學(xué)號(hào):                     學(xué)習(xí)中心:


?   成績(jī):


第一題:填空題(每題3分,共30分)

1.EDA技術(shù)的發(fā)展分為              、          和___________三個(gè)階段。

2.EDA的設(shè)計(jì)輸入主要包括            、          、          。

3.當(dāng)前最流行的并成為IEEE標(biāo)準(zhǔn)的硬件描述語言包括:   _____和       。

4.有三種端口類型,分別是          、___     _和           。

5.輸入和雙向端口不能聲明為                         型。

6.在常量表達(dá)示中,二進(jìn)制是用       字母表示,八進(jìn)制是用       字母表示,十六進(jìn)制是用       字母表示。

7.寬度為1位的變量稱為          ,如果在變量聲明中沒有指定位寬,則默認(rèn)為        。線寬大于1位的變量(包括net型和variable型)稱為             。

8.表達(dá)式:8`h55&&8`haa 的值為       ,表達(dá)式:8`h55 & 8`haa的值為多少         。

9.語句 out=sel?inl:in0; 表示的意義是:                。   

10.語句{3{a,b}} 表示的意義是:                          。

第二題:簡(jiǎn)答題(每題5分,共20分)

1.什么是IP復(fù)用技術(shù)?IP核對(duì)EDA技術(shù)的應(yīng)用和發(fā)展有什么意義?

2.基于FPGA/CPLD的數(shù)字系統(tǒng)沒計(jì)流程包括哪些步驟?

3.說明GAL的OLMC有什么特點(diǎn),它怎樣實(shí)現(xiàn)可編程組合電路和時(shí)序電路?

4.阻塞賦值和非阻塞賦值有什么本質(zhì)的區(qū)別?

第三題:程序分析題(每題15分,共30分)

1.分析程序并畫出邏輯電路圖及邏輯表達(dá)式:

module AOI(A,B,C,D,F);

input A,B,C,D; 

output F; 

wire A,B,C,D,F;  

assign F=~((A&B) | (~(C&D)));

endmodule

2.詳細(xì)分析下面程序功能:

module count(out,data, load, reset,clk) ;

input load,clk,reset;  

input[7:0]  data;

output[7:0]  out;  

reg[7:0]  out;

always @  (posedge clk)

begin

        if ( !reset)    out<=8'h00 ;

else if (load)  out<=data;

else            out<=out+1 ;

end

endmodule

第四題:設(shè)計(jì)題(每題20分,共20分,請(qǐng)?jiān)谥饔^題區(qū)答題)

用Verilog HDL設(shè)計(jì)一個(gè)74138的譯碼器電路。




奧鵬,國(guó)開,廣開,電大在線,各省平臺(tái),新疆一體化等平臺(tái)學(xué)習(xí)
詳情請(qǐng)咨詢QQ : 3230981406或微信:aopopenfd777

作業(yè)咨詢 論文咨詢
微信客服掃一掃

回到頂部