數(shù)字電路與數(shù)字邏輯2022年春學期在線作業(yè)2題目
試卷總分:100 得分:100
一、單選題 (共 10 道試題,共 30 分)
1.觸發(fā)器可以記憶（）位二值信號。
A.1
B.2
C.4
D.8
2.()中的數(shù)據可以在移位脈沖作用下依次逐位右移或左移，數(shù)據既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。
A.移位寄存器
B.寄存器
C.存儲器
3.下列不屬于PLD編程連接點的形式是（）
A.固定連接
B.編程連接
C.不固定連接
D.不連接
4.二進制數(shù)100111011轉換為八進制數(shù)是：()
A.164
B.543
C.473
D.456
5.多諧振蕩器有（）
A.兩個穩(wěn)態(tài)
B.一個穩(wěn)態(tài)，兩個暫穩(wěn)態(tài)
C.一個穩(wěn)態(tài)，一個暫穩(wěn)態(tài)
D.兩個暫穩(wěn)態(tài)
6.與其他接口芯片和 D/A 轉換芯片不同， A/D 轉換芯片中需要編址的是 （）
A.處于轉換數(shù)據輸出的數(shù)據鎖存器
B.A/D 轉換電路
C.模擬信號輸入的通道
D.地址鎖存器
7.FPGA的中文全稱是（）
A.通用陣列邏輯
B.現(xiàn)場可編程門陣列
C.可編程邏輯陣列
D.可編程陣列邏輯
8.邏輯表達式通過邏輯變量、常量、()來描述邏輯函數(shù)的因果關系
A.邏輯運算
B.程序
C.符號
D.偽代碼
9.觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關，而且與()有關。
A.觸發(fā)器原來的狀態(tài)
B.輸出信號狀態(tài)
C.觸發(fā)器目前狀態(tài)
10.在數(shù)字電路中，用來存放二進制數(shù)據或代碼的電路稱為().
A.寄存器
B.轉發(fā)器
C.存儲器
二、多選題 (共 10 道試題,共 30 分)
11.在555定時器外部配上幾個適當?shù)淖枞菰?，就可以方便地構成（?/p>
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.變換電路
12.通用陣列邏輯GAL是（）
A.可用電擦除的
B.可重復編程的高速PLD
C.具有加密的功能
D.不可重復編程的高速PLD
13.VHDL的基本構件有（）
A.實體（Entity）
B.結構體(Architecture)
C.配置（Configuration）
D.程序包（Package）
E.庫（Library）
14.單穩(wěn)態(tài)觸發(fā)器具有()功能
A.定時
B.延時
C.整形
D.譯碼
15.按照邏輯功能的不同特點，通常將時鐘控制的觸發(fā)器分為()等幾種類型。
A.RS觸發(fā)器
B.JK觸發(fā)器
C.T觸發(fā)器
D.D觸發(fā)器
16.RAM具有哪些優(yōu)點（）
A.成本低
B.功耗小
C.適用于大容量數(shù)據存儲
D.可以計數(shù)
17.ROM具有哪些優(yōu)點（）
A.成本低
B.速度快
C.靈活性強
D.可讀可寫
18.主從RS觸發(fā)器具有（）特點。
A.主從控制從根本上解決了直接控制的問題
B.CP=1期間接收
C.CP下降沿觸發(fā)翻轉
19.寄存器按照功能不同,可分為以下哪兩類()
A.計數(shù)器
B.基本寄存器
C.移位寄存器
D.數(shù)碼寄存器
20.分析組合電路的目的是確定已知電路的邏輯功能，其步驟大致是:()。
A.寫出個輸出端的邏輯表達式
B.化簡和變換邏輯表達式
C.列出真值表
D.確定功能
三、判斷題 (共 20 道試題,共 40 分)
21.在組合邏輯電路中，任一時刻的輸出信號不僅和當時的輸入信號有關，而且還與原來的狀有關
22.時序電路不含有記憶功能的器件。
23.量化誤差是由ADC的有限分辨率所引起的誤差
24.動態(tài)隨機存取存儲器不需要刷新操作和再生操作
25.把十進制數(shù)193轉換成相應的八進制數(shù)是301。
26.組合電路不含有記憶功能的器件。
27.異步時序電路的各級觸發(fā)器類型不同
28.由兩個TTL或非門構成的基本RS觸發(fā)器,當R=S=0時,觸發(fā)器的狀態(tài)為不定
29.分辨率是指能夠對轉換結果發(fā)生影響的最小輸入量
30.若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。
31.把二進制數(shù)100110轉換成相應的十進制數(shù)是38。
32.同步觸發(fā)器存在空翻現(xiàn)象,而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻
33.隨機存儲器是一種只能讀出，不能寫入的存儲器
34.N個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為n的計數(shù)器。
35.全部輸入是1輸入情況下，“與非”運算的結果是邏輯0。
36.555定時器電路是一種雙極型中規(guī)模集成電路
37.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。
38.邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。
39.無論是那一種ADC，都是要把連續(xù)的模擬量轉換成離散的數(shù)字量
40.實際中,常以字數(shù)和位數(shù)的乘積表示存儲容量
